Патент на винахід

ДАВЛЕТОВА А.Я., КРУЛІКОВСЬКИЙ Б.Б., НИКОЛАЙЧУК Я.М., ВОЗНА Н.Я.

Числоімпульсний множильний пристій належить до засобів обчислювальної техніки і систем статистичної обробки інформації. Пристрій грунтується на підвищенні швидкодії та регулярності структури для обчислення добутку двох чисел, шляхом додаткового введення модульних лічильників теоретико-числового базису Хаара-Крестенсона, входи яких з’єднані з вхідними шинами додатково введених матричних модульних перемножувачів та цифрового шифратора.

Пристрій забезпечує отримання на виході двійкового цифрового значення добутку двох чисел представлених унітарними кодами і може бути використаний для статистичної обробки інформації, цифрових взаємокореляторах та засобах паралельного розпізнавання образів на основі матриць великого числа пікселів оцифрованих зображень.

Паиент на корисну модель

КРУЛІКОВСЬКИЙ Б.Б., ДАВЛЕТОВА А.Я., НИКОЛАЙЧУК Я.М., ІВАСЬЄВ С.В.

Квадратор належить до засобів обчислювальної техніки і може бути використаний при розробці дискретних пристроїв для задач статистичного аналізу та розробці високопродуктивних компонентів проблемно-орієнтованих спецпроцесорів та цифрових засобах шифрування інформації у різних теоретико-числових базисах.

Пристрій забезпечує отримання на виході паралельних кодів квадратів числа вхідних імпульсів у двійковій системі числення базису Радемахера та системі залишкових класів базисі Хаара-Крестенсона, який може бути ефективно використаний для швидкодіючого подальшого опрацювання цифрових даних у базисі Хаара-Крестенсона.

Патент на корисну модель

ДАВЛЕТОВА А.Я., НИКОЛАЙЧУК Я.М.

Напівсуматор належить до пристроїв обчислювальної техніки і може бути використаний у якості компонента багаторозрядних комбінаційних суматорів.

Реалізація логічного елемента «Виключаюче АБО» на логічних елементах І-НЕ та АБО, виходи яких об’єднані і реалізують логічний елемент «Провідне І» дозволяє зменшити апаратну складність до трьох логічних елементів, тобто у 2-3 рази та підвищити швидкодію спрацювання у 3 рази — за 1 мікротакт у порівнянні з відомими аналогами та прототипом.

Патент на корисну модель.

СИДОР А.І., КРУЛІКОВСЬКИЙ Б.Б., ВОЗНА Н.Я., НИКОЛАЙЧУК Я.М.

Пристрій належить до засобів обчислювальної техніки, призначений для визначення Хеммінгової віддалі між двома аналоговими сигналами і може бути використаний у якості компонента цифрових процесорів розпізнавання образів.

Суть удосконалення пристрою полягає в тому, що вхідні аналогові сигнали у додатково введеному двоканальному АЦП паралельного типу перетворюються у паралельні унітарні коди, які однозначно представляють більше та менше значення x_i та y_i, після чого перетворюються у паралельні інверсні розряднопозиційні коди Хаара, де шифруються у відповідні: прямий двійковий код більшого з них, та доповнюючий кодменшого з них, які додаються у швидкодіючому багаторозрядному накопичувальному суматорі.

Технічний результат: досягнено підвищення швидкодії пристрою визначення Хеммінгової віддалі між двома сигналами у порівняні з прототипом в 2ⁿ – разів, де n – розрядність паралельного АЦП.

15 – 19 квітня 2019 року буде проходити тиждень ФКІТ, передбачені такі заходи:

• інтелектуальна гра «Що? Де? Коли?»
• конкурс на найкращу кімнату в гуртожитку;
• спортивні змагання;
• змагання з кіберспорту.

Те ще багато цікавого!

Посада: викладач

Е-mail: a7davletova@gmail.com

Освіта

• В 2004 році закінчила Тернопільську академію народного господарства за спеціальністю «Банківська справа» та отримала кваліфікацію магістра з банківської справи.

• В 2016 закінчила Тернопільський національний економічний університет за спеціальністю «Програмне забезпечення систем» та отримала кваліфікацію магістра.

Посада: інженер кафедри СКС

Освіта

• В 2003 році закінчила Тернопільську академію народного господарства за спеціальністю «Фінанси» та отримала кваліфікацію економіста.

Патент на корисну модель

КРУЛІКОВСЬКИЙ БОРИС БОРИСОВИЧ; ВОЗНА НАТАЛІЯ ЯРОСЛАВІВНА; ГРИГА ВОЛОДИМИР МИХАЙЛОВИЧ; НИКОЛАЙЧУК ЯРОСЛАВ МИКОЛАЙОВИЧ; ДАВЛЕТОВА АЛІНА ЯРОСЛАВІВНА

Суматор з прискореним переносом належить до засобів обчислювальної техніки та швидкодіючих компонентів арифметико-логічних пристроїв процесорів цифрового опрацювання сигналів та даних. Пристрій містить 2n-розрядну вхідну шину, (k=n/m), m -розрядних суматорів, на перші входи переносу яких поданий логічний “0”, (k-1) m-розрядних суматорів на перші входи переносу яких подана логічна “1”, (k-1) m+1-розрядних двовходових мультиплексорів з першими прямими керуючими входами, n+1-розрядну вихідну шину, в якому додатково введені інкрементні суматори з входом переносу логічної одиниці, входи яких додатково з’єднані з інформаційними виходами m-розрядних суматорів з входами переносу логічного нуля та додатково введений інверсний вихід у першому m-розрядному суматорі з входом переносу логічного нуля та додатково введені інверсні входи та виходи у кожному парафазному мультиплексорі. Технічним результатом є зменшення апаратної складності в 2 рази та підвищення швидкодії у 1,5 рази.

Патент на корисну модель

НИКОЛАЙЧУК ЯРОСЛАВ МИКОЛАЙОВИЧ; ГРИГА ВОЛОДИМИР МИХАЙЛОВИЧ; ВОЗНА НАТАЛІЯ ЯРОСЛАВІВНА; ДАВЛЕТОВА АЛІНА ЯРОСЛАВІВНА

Повний однорозрядний суматор належить до засобів обчислювальної техніки і може бути використаний як компонент багаторозрядних двійкових суматорів арифметико-логічних пристроїв мікропроцесорів та спецпроцесорів сортування даних. Пристрій містить два інформаційні входи, вихід суми та інверсні вхід та вихід переносів. Додатково суматор містить три логічні елементи «Виключаюче АБО», які реалізовані на двох монтажно з’єднаних виходами логічних елементів І-НЕ та АБО. Додатково суматор містить перший логічний елемент НЕ, який з’єднаний з першим вдом третього логічного елемента «Виключаюче АБО» та другий логічний елемент НЕ, який з’єднаний з другим входом другого логічного елемента «Виключаюче АБО». Технічним результатом є підвищення у 2 рази швидкодії формування сигналів переносу

Патент на корисну модель

СИДОР АНДРІЙ ІВАНОВИЧ; НИКОЛАЙЧУК ЯРОСЛАВ МИКОЛАЙОВИЧ; ВОЗНА НАТАЛІЯ ЯРОСЛАВІВНА

Різницево-модульний квадратор, який містить першу вхідну шину, логічні модулі рандомізаціїта вихідну шину, яка з’єднана з виходами логічних модулів рандомізації, який відрізняється тим, що згідно з винаходом перша вхідна шина додатково з’єднана з першими входами першого та другого додатково введених модульних регістрів пам’яті, додатково введена друга вхідна шина з’єднана з другим входом першого модульного регістра пам’яті, третя додатково ведена вхідна шина з’єднана з другим входом другого модульного регістра пам’яті, виходи другого модульного регістра пам’яті з’єднані з відповідними першими входами відповідних додатково введених різницево-модульних матриць, другі входи яких додатково з’єднані з відповідними виходами першого модульного регістра пам’яті, а виходи різницевих матриць додатково з’єднанні з входами відповідних логічних модулів рандомізації.